引言
對(duì)于計(jì)算機(jī)普遍采用的并行總線來(lái)說(shuō)，隨著系統(tǒng)時(shí)鐘和數(shù)據(jù)速率的提高，多位并行總線變的很難同步。對(duì)于每一個(gè)并行信號(hào)，由于高速會(huì)帶來(lái)噪聲和通道間的串?dāng)_，CPU必須等待所有的總線全部穩(wěn)定，以保證它們能夠被很好的鎖存下來(lái)。并且在每一個(gè)時(shí)鐘的有效沿處，數(shù)據(jù)和時(shí)鐘的定時(shí)關(guān)系必須滿足建立/保持時(shí)間，數(shù)據(jù)才會(huì)被穩(wěn)定的存儲(chǔ)下來(lái)。這些并行總線的限制使之很難達(dá)到單一信號(hào)傳輸超過(guò)1GHz。同時(shí)，為了滿足更高的帶寬要求，目前計(jì)算機(jī)和通信領(lǐng)域越來(lái)越多采用簡(jiǎn)單架構(gòu)的串行總線。現(xiàn)在的一個(gè)16位或32位的并行總線可能變成為1位或2位的串行總線結(jié)構(gòu)，并且具有更高的數(shù)據(jù)傳輸率。無(wú)論是復(fù)雜的高速并行總線還是串行總線都向設(shè)計(jì)和調(diào)試人員提出了新的挑戰(zhàn)。因?yàn)楫?dāng)時(shí)鐘頻率達(dá)到數(shù)百兆或更高時(shí)，每個(gè)設(shè)計(jì)細(xì)節(jié)都很重要，需要認(rèn)真考慮電路中的時(shí)鐘分布、信號(hào)路徑、殘樁引線、噪聲容限、阻抗和負(fù)載、傳輸線影響以及功率分配等問(wèn)題。所有這些方面都會(huì)對(duì)高速通信系統(tǒng)中傳輸?shù)臄?shù)字信號(hào)完整性產(chǎn)生影響。
高速總線中的信號(hào)完整性問(wèn)題
在高速總線中，典型的信號(hào)完整性問(wèn)題包括以下幾部分：振幅問(wèn)題：包括減幅振蕩(震鈴效應(yīng))、“下垂”脈沖(在脈沖開始處的下降振幅)和“欠幅”脈沖(不能達(dá)到正常振幅)；邊沿畸變：包括預(yù)過(guò)沖、過(guò)沖回?cái)[、過(guò)沖、震鈴效應(yīng)和緩慢的上升時(shí)間。邊沿畸變可能產(chǎn)生于高速電路板布局問(wèn)題，或是半導(dǎo)體器件的質(zhì)量問(wèn)題；信號(hào)反射：向外發(fā)出的信號(hào)會(huì)朝信號(hào)源頭方向彈回，并干擾隨后的脈沖。造成反射的原因有可能是端接和電路板布局問(wèn)題；接地跳動(dòng)：在電流需求大時(shí)可造成電路接地參考電平的偏移。接地跳動(dòng)由過(guò)流、電源或接地回路阻抗引起；串?dāng)_效應(yīng)：當(dāng)在電路板上出現(xiàn)并行的長(zhǎng)引線時(shí)，其信號(hào)可通過(guò)電容和電感的相互感應(yīng)而耦合，從而產(chǎn)生串?dāng)_。另外，快速邊沿中較高的電流可增加輻射電磁能，并隨之產(chǎn)生串?dāng)_；定時(shí)抖動(dòng)：當(dāng)數(shù)字信號(hào)在周期間包含有微小的邊沿位置變動(dòng)時(shí)，就會(huì)產(chǎn)生抖動(dòng)。這種抖動(dòng)將影響整個(gè)數(shù)位系統(tǒng)的定時(shí)準(zhǔn)確性和同步。
定時(shí)問(wèn)題引起信號(hào)完整性故障
數(shù)字信號(hào)畸變產(chǎn)生于許多根本性原因。在并行總線中，與定時(shí)有關(guān)的問(wèn)題是非常普遍的現(xiàn)象。
總線競(jìng)爭(zhēng)
當(dāng)兩個(gè)驅(qū)動(dòng)器設(shè)備試圖同時(shí)使用同一總線時(shí)，就產(chǎn)生了總線競(jìng)爭(zhēng)現(xiàn)象，它會(huì)導(dǎo)致信號(hào)畸變。正常情況下，當(dāng)一個(gè)驅(qū)動(dòng)器傳送數(shù)據(jù)時(shí)，另一個(gè)驅(qū)動(dòng)器應(yīng)進(jìn)入高阻抗?fàn)顟B(tài)并保持“讓路”狀態(tài)。但如果高阻抗的設(shè)備不能及時(shí)切換，就會(huì)出現(xiàn)兩個(gè)驅(qū)動(dòng)器爭(zhēng)用總線的情況。由于兩個(gè)驅(qū)動(dòng)器信號(hào)都不能通過(guò)，故迫使總線形成一個(gè)不確定的振幅，這樣就可能達(dá)不到邏輯電路的閾值電壓。
建立/保持時(shí)間違規(guī)
帶鎖存功能的數(shù)字器件要求時(shí)鐘和輸入數(shù)據(jù)必須滿足建立/保持時(shí)間的要求。否則會(huì)在輸出數(shù)據(jù)上出現(xiàn)不可預(yù)見的毛刺，或根本沒(méi)有正確輸出跳變(稱為亞穩(wěn)態(tài)效應(yīng))。高速同步總線中，對(duì)建立和保持時(shí)間的要求特別嚴(yán)格，僅分析定時(shí)關(guān)系很難進(jìn)行故障排除。
iLink工具包進(jìn)行高速總線驗(yàn)證和調(diào)試
高帶寬數(shù)字存儲(chǔ)示波器是信號(hào)完整性分析的傳統(tǒng)工具。它可用于捕獲被測(cè)數(shù)字信號(hào)的模擬參數(shù)信息，并且能方便準(zhǔn)確的顯示方波、瞬時(shí)尖峰脈沖，以及各種各樣的信號(hào)完整性問(wèn)題。邏輯分析儀是計(jì)算機(jī)和通信系統(tǒng)硬件調(diào)試的有力工具，特別是對(duì)那些擁有大量總線、輸入和輸出裝置的高速系統(tǒng)。它具有高通道數(shù)、深存儲(chǔ)器和先進(jìn)的觸發(fā)功能，可從許多測(cè)試點(diǎn)捕獲數(shù)字信息。而且現(xiàn)代邏輯分析儀都包括能夠幫助檢測(cè)某些對(duì)信號(hào)完整性有影響的觸發(fā)功能。例如毛刺觸發(fā)、建立和保持時(shí)間違規(guī)觸發(fā)等等，這些觸發(fā)條件，以及許多其他邏輯組合觸發(fā)條件可同時(shí)應(yīng)用于數(shù)百個(gè)通道上。為了加速高速計(jì)算機(jī)和通信系統(tǒng)的總線調(diào)試和驗(yàn)證，泰克公司提供的iLink工具包，將TDS示波器和TLA715系列邏輯分析儀集成在一起，共由iConnect，iView，iVerify三個(gè)部分組成。
iConnect技術(shù)
隨著各種高速總線出現(xiàn)，以及產(chǎn)品的空間尺寸要求越來(lái)越小，如何進(jìn)行信號(hào)的探測(cè)和連接是每個(gè)設(shè)計(jì)人員都必須面臨的問(wèn)題。傳統(tǒng)的高帶寬示波器通過(guò)探頭的附件來(lái)連接被測(cè)信號(hào)、觀測(cè)數(shù)字信號(hào)的模擬參數(shù)細(xì)節(jié)、進(jìn)行調(diào)試和驗(yàn)證。邏輯分析儀由于需要連接更多的通道，例如觀察32位地址總線、數(shù)據(jù)總線以及關(guān)鍵的時(shí)鐘和控制信號(hào)，需要幾十路，甚至上百路信號(hào)同時(shí)觀測(cè)。所以在設(shè)計(jì)階段，進(jìn)行可測(cè)性設(shè)計(jì)就顯得至關(guān)重要，需要專門提供足夠的測(cè)試點(diǎn)保證邏輯探頭探測(cè)高速總線。為了保證高速信號(hào)的探測(cè)和連接，在TLA7AXX系列邏輯分析儀模塊中采用的P6860探頭(34個(gè)通道)，前端采用有源鍺化硅電路，每一個(gè)探頭的輸入容性負(fù)載為0.7pF，并且提供2GHz的模擬帶寬。
在連接方式上，P6860探頭和被測(cè)電路的連接采用壓接的方式，即無(wú)需傳統(tǒng)的、為邏輯分析儀探頭測(cè)試提供的測(cè)試插座或連接器。探頭的前端為高密度導(dǎo)電膠條，工程師在進(jìn)行可測(cè)性設(shè)計(jì)時(shí)，只需要按照探頭指南所提供的機(jī)械尺寸，在PCB板上設(shè)計(jì)部分測(cè)試焊盤即可。這種無(wú)連接器方式的邏輯探頭連接可以保證PCB布線測(cè)試點(diǎn)時(shí)產(chǎn)生的殘樁盡可能的小，并且減小了進(jìn)行可測(cè)性設(shè)計(jì)時(shí)的布線復(fù)雜度。
采用iConnect技術(shù)的有源邏輯探頭，能夠直接在測(cè)試過(guò)程中通過(guò)示波器配合來(lái)直接對(duì)數(shù)字信號(hào)的模擬參數(shù)信息進(jìn)行觀測(cè)，無(wú)需再使用示波器的探頭在被測(cè)電路板上尋找測(cè)試點(diǎn)來(lái)重復(fù)探測(cè)。圖1中顯示了一套邏輯探頭完成信號(hào)測(cè)試的方法以及TLA7AAX系列邏輯分析儀的內(nèi)部結(jié)構(gòu)。有源邏輯探頭分成4組，每一組34個(gè)測(cè)試通道，送入到邏輯分析儀中去。然后經(jīng)過(guò)一組2GHz帶寬的模擬多路開關(guān)(它可以任意切換136個(gè)通道中的4個(gè)通道作為模擬輸出)，送入到任意一臺(tái)外部TDS示波器中去，這樣示波器就可以對(duì)設(shè)計(jì)人員在邏輯分析儀中選擇的4路通道進(jìn)行模擬參數(shù)信息的觀測(cè)。同時(shí)，136個(gè)通道的信號(hào)送入邏輯分析儀中，經(jīng)過(guò)8GHz的采樣保持電路，實(shí)現(xiàn)邏輯分析儀的功能。并同時(shí)進(jìn)行8GHz的高速定時(shí)分析、2GHz的通用定時(shí)分析、800MHz的狀態(tài)分析。此外，由于TLA715邏輯分析儀中提供iConnect功能，所以可以直接根據(jù)設(shè)計(jì)人員的選擇從136路信號(hào)中選擇4路送入到示波器中。
iView技術(shù)
傳統(tǒng)的技術(shù)并不能進(jìn)行信號(hào)完整性問(wèn)題的全面分析。數(shù)字示波器能夠捕獲數(shù)字信號(hào)的模擬參數(shù)，分析故障的細(xì)節(jié)信息，但是受到通道數(shù)和觸發(fā)能力的限制，并且它是物理層的分析工具，無(wú)法從整個(gè)系統(tǒng)的角度去發(fā)現(xiàn)故障。邏輯分析儀可以從數(shù)據(jù)層上觀測(cè)一個(gè)錯(cuò)誤數(shù)據(jù)，例如可以發(fā)現(xiàn)一個(gè)通信系統(tǒng)的十六位地址錯(cuò)誤，但卻無(wú)法分析錯(cuò)誤產(chǎn)生的根本原因。如果能夠深入觀測(cè)信號(hào)行為并看到有缺陷數(shù)字信號(hào)的模擬特性，那么查明許多數(shù)據(jù)錯(cuò)誤就會(huì)簡(jiǎn)單很多。iView技術(shù)集成了兩種信號(hào)完整性分析工具的特點(diǎn)，將數(shù)字示波器(須滿足被測(cè)系統(tǒng)模擬帶寬的需要)連接到邏輯分析儀(須有適當(dāng)?shù)耐ǖ罃?shù)量、存儲(chǔ)深度和采樣率)，通過(guò)將模擬域和數(shù)據(jù)域的工具聯(lián)合起來(lái)，觀測(cè)模擬參數(shù)信息的同時(shí)可以觀察相同信號(hào)的數(shù)字碼流信息，從而設(shè)計(jì)人員就可以察覺(jué)并排除系統(tǒng)中的錯(cuò)誤。
iView技術(shù)進(jìn)行故障調(diào)試實(shí)例
假設(shè)在時(shí)鐘為120M的高速總線傳輸中出現(xiàn)數(shù)據(jù)錯(cuò)誤，通過(guò)邏輯分析儀的毛刺觸發(fā)功對(duì)整個(gè)總線上的所有通道進(jìn)行故障查找。發(fā)現(xiàn)在數(shù)據(jù)線D3的第3位上有邏輯毛刺出現(xiàn)，造成數(shù)據(jù)傳輸錯(cuò)誤。為了分析D3(3)總線上出現(xiàn)邏輯毛刺的原因，聯(lián)合數(shù)字示波器觀測(cè)邏輯毛刺的模擬細(xì)節(jié)。圖2中是邏輯分析儀和數(shù)字存儲(chǔ)示波器時(shí)間相關(guān)的觀測(cè)波形結(jié)果，模擬信號(hào)捕獲結(jié)果出現(xiàn)在邏輯分析儀屏幕的中心，顯示了毛刺的本質(zhì)。邏輯分析儀的定時(shí)采樣率為8GS/s，示波器的采樣率為20GS/s，在數(shù)據(jù)總線D3(3)的模擬信號(hào)上升沿和下降沿處有明顯的單調(diào)性問(wèn)題。通過(guò)集成分析技術(shù)，發(fā)現(xiàn)毛刺是由于信號(hào)反射造成的。經(jīng)檢查發(fā)現(xiàn)在電路板上D3(3)引線上有殘樁，導(dǎo)致高速信號(hào)的反射效應(yīng)，通過(guò)電路板重新布線解決了這個(gè)故障。
iVerify技術(shù)通過(guò)眼圖測(cè)試對(duì)總線徹底驗(yàn)證
在高速總線測(cè)試和驗(yàn)證時(shí)，眼圖是信號(hào)完整性測(cè)試的重要方法。實(shí)時(shí)示波器和采樣示波器是眼圖測(cè)試的基本工具。示波器由于受到測(cè)試通道數(shù)目的限制(4個(gè)通道)，有時(shí)候還需要一個(gè)通道作為外部時(shí)鐘進(jìn)行同步。在多路高速總線中，為了徹底驗(yàn)證系統(tǒng)，需要對(duì)所有總線信號(hào)進(jìn)行眼圖測(cè)試。iVerify技術(shù)建立在iConnect技術(shù)和iView技術(shù)的基礎(chǔ)上。
