摘 要：給出一種通過FPGA控制將DDR SDRAM應用于嵌入式系統(tǒng)的方法。分析DDR SDRAM的工作方式，對控制囂的控制流程進行詳細介紹，并給出控制流程圖；分析專門4qN-Ahera公司Cyclone系列FPGA來實現(xiàn)存儲囂接口的數(shù)據(jù)通道的結(jié)構(gòu)。最后，給出控制器在Cyclone EPlC6Q240C6中的實現(xiàn)結(jié)果。
關(guān)鍵詞：DDR SDRAM FPGA嵌入式系統(tǒng)
引 言
很多嵌入式系統(tǒng)，特別是應用于圖像處理與高速數(shù)據(jù)采集等場合的嵌入式系統(tǒng)，都需要高速緩存大量的數(shù)據(jù)。DDR(Double Data Rate，雙數(shù)據(jù)速率)SDRAM由于其速度快、容量大，而且價格便宜，因此能夠很好地滿足上述場合對大量數(shù)據(jù)緩存的需求。但DDR SDRAM的接口不能直接與現(xiàn)今的微處理器和DSP的存儲器接口相連，需要在其間插入控制器實現(xiàn)微處理器或DSP對存儲器的控制。
隨看密度與性能的不斷提升，現(xiàn)場可編程門陣列(FPGA)已被廣泛應用于各種嵌入式系統(tǒng)中。而且，現(xiàn)在很多的FPGAs都提供了針對DDR SDRAM的接口特性：其輸入輸出引腳都與SSTL一II電氣特性相兼容，內(nèi)部提供了DDR觸發(fā)器、鎖相環(huán)等硬件資源。使用這些特性，可以更加容易地設計性能可靠的高速DDR SDRAM存儲器控制器。
1 DDR SDRAM在嵌入式系統(tǒng)中的應用
圖1是DDR SDRAM在高速信號源系統(tǒng)中的應用實例。
在該系統(tǒng)中，由FPGA完成各模塊之間的接口控制。FPGA接收從前端傳送過來的高速數(shù)字信號，并將其存儲在DDR SDRAM中；13SP通過FPGA讀取DDR中的數(shù)據(jù)．處理后再送回到DDR SDRAM，最后由FPGA負責將數(shù)據(jù)分兩路輸出。
該系統(tǒng)對存儲器的要求是能夠高速地存儲大量的數(shù)據(jù)，DDR SDRAM正好能滿足這一要求。此時，F(xiàn)PGA是否能對DDR SDRAM進行有效控制就成為影響系統(tǒng)性能的關(guān)鍵。最后的試驗結(jié)果表明，F(xiàn)PGA是能夠勝任這一任務的。
2 DDR SDRAM的工作方式
在DDR SDRAM能夠被存取數(shù)據(jù)之前，需要先對其初始化。該初始化流程是預先定義好的，不正確的操作將導致無法預料的結(jié)果。初始化的過程中將設置DDRSDRAM的普通模式寄存器和擴展模式寄存器，用來制定DDR SDRAM的工作方式。這些設置包括突發(fā)長度、突發(fā)類型、CAS潛伏期和工作模式以及擴展模式寄存器中的對DDR SDRAM內(nèi)部DLL的使能與輸出驅(qū)動能力的設置。模式寄存器可以被再編程，這時需要DDRSDRAM的各個區(qū)(bank)處于空閑狀態(tài)，從而改變存儲器的工作模式。如果操作正確，對模式寄存器的再編程不會改變存儲器內(nèi)存儲的數(shù)據(jù)。
初始化完成之后，DDR SDRAM便進入正常的工作狀態(tài)，此時便可對存儲器進行讀寫和刷新。DDR SDRAM在一對差分時鐘(CLK與CLKn;CLK的上升沿與CLKn的下降沿的交點被認為是CLK的上升沿)的控制下工作。命令(地址和控制信號)在每個時鐘(CLK)的上升沿被觸發(fā)。隨著數(shù)據(jù)一起傳送的還包括一個雙向的數(shù)據(jù)選通信號，接收方通過該信號來接收數(shù)據(jù)。DQS作為選通信號在讀周期中由DDR SDRAM來產(chǎn)生，在寫周期中由存儲器控制器來產(chǎn)生。該選通信號與數(shù)據(jù)相關(guān)，其作用類似于一個獨立的時鐘，因此也需要滿足相應的時序要求。讀周期中，DQS與數(shù)據(jù)是邊沿對齊的；寫周期中，DQS與數(shù)據(jù)是中心對齊的。存儲器輸入的數(shù)據(jù)在DQS的兩個沿都觸發(fā)．輸出的數(shù)據(jù)也是以DQS的兩個沿作為參考，同時還要以時鐘CLK的兩個沿作為參考。因此，由于接口在時鐘的兩個沿的觸發(fā)下工作，其數(shù)據(jù)寬度(n)是存儲器數(shù)據(jù)寬度(2n)的一半。圖2描述了DDR SDRAM的工作方式。
對DDR SDRAM的讀和寫操作是基于突發(fā)的：從一個選定的地址單元開始，連續(xù)存取設置好長度的地址單元。該長度就是所謂的突發(fā)長度。DDR SDRAM提供的可編程的讀或?qū)懙耐话l(fā)長度為2，4或8。數(shù)據(jù)的存取以一個激活命令(ACTlVE command，RAS_n low)開始，接著便是讀(CAS_n low)或?qū)?CAS_n low and WE_n low)命令。與激活命令一起被觸發(fā)的地址位用來選擇將要存取的區(qū)(bank)和頁(或行)}與讀或?qū)懨钜黄鹩|發(fā)的地址位用來選擇突發(fā)存取的起始列單元。使用控制器讀取DDR SDRAM的仿真波形示意圖如圖2所示。讀命令被觸發(fā)后，數(shù)據(jù)將在1．5～3個時鐘周期之后出現(xiàn)在數(shù)據(jù)總線上。這個延遲就是所謂的CAS潛伏期(CAS latency)，即從DRAM內(nèi)核讀出數(shù)據(jù)到數(shù)據(jù)出現(xiàn)在數(shù)據(jù)總線上所需要的時間。CAS潛伏期的大小與SDRAM的速度和存儲器的時鐘頻率有關(guān)。
當要存取一個不同行的地址單元時，需要通過一個預充電(PRECHARGE)操作關(guān)閉當前行。自動刷新(AUTO-REFRESH)命令用來周期性地刷新DDRSDRAM，以保持其內(nèi)部的數(shù)據(jù)不丟失。
3 DDR SDRAM控制器的設計
DDR SDRAM控制器的功能就是初始化DDRSDRAM；將DDR SDRAM復雜的讀寫時序轉(zhuǎn)化為用戶方簡單的讀寫時序，以及將DDR SDRAM接口的雙時鐘沿數(shù)據(jù)轉(zhuǎn)換為用戶方的單時鐘沿數(shù)據(jù)，使用戶像操作普通的RAM一樣控制DDR SDRAM；同時，控制器還要產(chǎn)生周期性的刷新命令來維持DDR SDRAM內(nèi)的數(shù)據(jù)而不需要用戶的干預。
3.1 DDR SDRAM控制器的控制流程
DDR SDRAM提供了多種命令，整個控制狀態(tài)機非常復雜。但很多應用場合中，并不需要用到所有的命令，因此為了簡化設計，但同時又兼顧盡可能多的應用場合，在控制器的設計中制定了如下幾種功能：DDR SDRAM的初始化，可變長度的突發(fā)讀寫，自動刷新功能，預充電以及模式寄存器的重置(reload)。圖3是控制器整個狀態(tài)轉(zhuǎn)移圖。
系統(tǒng)上電后，DDR SDRAM處于空閑狀態(tài)(Idle)，在對存儲器進行讀寫操作之前，需要先對其進行初始化。初始化的過程中，將設置突發(fā)長度，突發(fā)類型，CAS潛伏期等參數(shù)。DDR SDRAM的初始化有一個固定的步驟，錯誤的操作將導致DDR SDRAM進入不確定狀態(tài)。在控制器中使用了一個專門的初始化狀態(tài)機來對DDR SDRAM進行初始化。
初始化完之后便可對DDR SDRAM進行讀、寫或其他操作。在執(zhí)行讀(寫)命令之前，先要激活(Ac—tive)將要讀(寫)的行，之后便可對該行進行突發(fā)讀(寫)。在控制器的設計中，所有的讀寫命令都是不帶預充電的，因此，某一行被激活之后將一直處于激活狀態(tài)，直到用戶發(fā)送突發(fā)終止命令，此時控制器將自動產(chǎn)生一個預充電命令來關(guān)閉當前行。這樣，某一行被激活之后用戶便可進行連續(xù)的突發(fā)讀(寫)操作，從而節(jié)省了每次突發(fā)讀寫所需要的激活時間，提高了系統(tǒng)的數(shù)據(jù)吞吐率。
控制器同時提供了一個自動刷新(auto refresh)計數(shù)器，每隔一定的時間間隔(即DDR SDRAM的刷新周期，根據(jù)所使用的存儲器而定，可在控制器中設定)，便會產(chǎn)生一個刷新請求。如果此時DlDR SDRAM處于空閑狀態(tài)，控制器便會發(fā)出一個自動刷新命令來對DDR SDRAM進行刷新；如果此時DDR SDRAM正在進行讀(寫)操作，控制器將會等到當前的讀(寫)操作完成之后再發(fā)送刷新命令。在刷新過程中，用戶如果有讀(寫)請求，控制器將在當前刷新周期完成之后再響應用戶的請求。
正常的操作過程中，當DDR SDRAM處于空閑狀態(tài)時，用戶還可以根據(jù)實際的需要來重置存儲器的控制寄存器，重新設定存儲器的突發(fā)長度、突發(fā)類型、CAS潛伏期等參數(shù)。
3.2控制器數(shù)據(jù)通道的結(jié)構(gòu)
圖4是DDR SDRAM控制器數(shù)據(jù)通道的結(jié)構(gòu)圖。
圖4中完整地顯示了控制器讀和寫數(shù)據(jù)通道上DQ與DQS的結(jié)構(gòu)關(guān)系。前面提到過，Cyclone系列FPGA沒有帶DDR觸發(fā)器的輸入輸出單元，但完全可以用靠近輸入輸出引腳處的邏輯資源來實現(xiàn)DDR觸發(fā)器，而且最后的結(jié)果表明，這種實現(xiàn)方式可以滿足時序要求。
從圖4中也可以看到，控制器內(nèi)部有兩個時鐘，clk和clk_90，兩者之間的相位差為90°。圖中將面向存儲器的時鐘命名為clk。它是clk_90時鐘的90°相位延遲后的信號。clk_90作為系統(tǒng)時鐘來驅(qū)動整個FPGA，clk時鐘驅(qū)動存儲器接口電路。
3.2.1 DQS相位延遲電路
在讀周期中，DDR SDRAM輸出的DQ和DQS信號是邊沿對齊的。為了使用DQS作為選通信號來捕獲DQ，DQS信號需要在FPGA內(nèi)部相對于DQ信號作90°的相位延遲。但是這個延遲不能使用鎖相環(huán)(PLL)來完成，因為DQS信號不具有時鐘的特性。因此，需要在DQS和讀數(shù)據(jù)時鐘之間加一個延遲鏈(delay chain)，如圖4中所示。
前面提到過，Cyclone系列FPGA在其DQS輸入引腳上有一個專用的延遲單元，用來使DQS相對于DQ信號產(chǎn)生一個90°的相移。因此，可以使用該硬核資源來完成對DQS的相移，而不必通過內(nèi)部的邏輯來搭建這樣一個延遲電路。從而可以獲得更好的時序性能。
3.2.2再同步
讀周期中，從DDR SDRAM來的數(shù)據(jù)信號首先通過延遲后的DQS鎖存到DDR觸發(fā)器中。為了在FPGA內(nèi)部能夠使用該數(shù)據(jù)，還要將其同步到FPGA內(nèi)部的時鐘域上，這個過程稱為再同步(resynchronization)。如圖4所示，對于前一級DQS延遲后的信號鎖存的數(shù)據(jù)再通過clk-90同步之后才送到內(nèi)部數(shù)據(jù)總線上。
在寫周期中，DQS與DQ必須是中心對齊的(centerahgn)。我們用clk_90時鐘觸發(fā)的DDR觸發(fā)器產(chǎn)生DQS信號，因此，為了滿足時序要求，從內(nèi)部來的數(shù)據(jù)通過clk_90時鐘鎖存后再由clk觸發(fā)的DDR觸發(fā)器將其輸出，從而保證DQs與DQ是中心對齊的。
4 控制器的實現(xiàn)
該控制器針對16位寬512 Mb的DDR SDRAM設計，在Altera公司的Quartus II4．2環(huán)境中采用Cyclone系列的EPlC6Q2410C6來實現(xiàn)，總共使用了729個邏輯單元，占FPGA可編程邏輯資源的12％，此外還使用了1個鎖相環(huán)(PLL)。最后，在Modelsim 5．8中對整個工程進行布局一布線后仿真(Post-P1ace&RouteSimulation)，采用的模型為Micron公司的512 Mb的DDR SDRAMMT46V32M16的仿真模型，時鐘為133 MHz，圖2是控制器讀取DDR SDRAM的時序仿真波形。
5 結(jié) 論
本文給出了一種通過FPGA控制將DDR SDRAM應用在嵌入式系統(tǒng)中的方法。設計中采用Altera公司性價比較高的Cyclone系列FPGA，并充分利用片內(nèi)提供的鎖相環(huán)、DDR觸發(fā)器以及DQS延遲鏈等硬件資源，占用的邏輯資源少。該設計可以很容易地移植到Altera公司其他系列的FPGA上，經(jīng)過適當?shù)男薷倪€可以用來控制64位寬的DIMM型的DDR SDRAM，因此可以很好地應用在需求高速度、大容量存儲器的場合中。
