在開(kāi)發(fā)一個(gè)嵌入式設(shè)備時(shí),確定使用哪種技術(shù)來(lái)實(shí)現(xiàn)系統(tǒng)的核心控制器是早期最為關(guān)鍵的項(xiàng)目進(jìn)度里程碑之一。除了考慮處理器架構(gòu)、操作系統(tǒng)性能、以及其它組件之外,您必須決定系統(tǒng)的哪些部分需要設(shè)計(jì)、哪些部分需要購(gòu)買(mǎi)現(xiàn)成設(shè)備。通過(guò)設(shè)計(jì)和創(chuàng)建一個(gè)自定義的控制器,您可以全面地自定義最終的解決方案并優(yōu)化成本,但是任何設(shè)計(jì)規(guī)范的更改或疏忽都將導(dǎo)致漫長(zhǎng)且成本高昂的延期。換句話說(shuō),使用現(xiàn)成的平臺(tái)將增加產(chǎn)品的銷(xiāo)售成本(cost of goods sold,即COGS),而且您可能為您的設(shè)計(jì)中不需要的特性而花費(fèi)成本。但是通常來(lái)說(shuō),現(xiàn)成的系統(tǒng)提供了更快的驗(yàn)證周期,因而也就具有更短的上市時(shí)間。本指南闡述了用于開(kāi)發(fā)新型控制器時(shí)的兩種選擇——?jiǎng)?chuàng)建或購(gòu)買(mǎi)——并且討論了與這兩種方式相關(guān)的技術(shù)和經(jīng)濟(jì)風(fēng)險(xiǎn)。
自定義的嵌入式系統(tǒng)設(shè)計(jì)——“創(chuàng)建”的方式
在開(kāi)發(fā)之前,您必須為系統(tǒng)的核心控制器選擇一種處理器技術(shù)。例如如下所列舉的五種技術(shù):
微控制器-微控制器的成本極為低廉,并且通常在單一的芯片上提供了集成的解決方案,且包括I/O外圍設(shè)備。它們通常帶有極小的片上存儲(chǔ)容量,而且不易于用于復(fù)雜性高和需要擴(kuò)展的場(chǎng)合。此外,其
時(shí)鐘速率通常是10M赫茲的數(shù)量級(jí),因此您通常不能實(shí)現(xiàn)高性能的控制循環(huán)。
微處理器-利用微處理器,時(shí)鐘速率將更高而且通常具有外部存儲(chǔ)接口,因而性能和擴(kuò)展性并不成問(wèn)題。但是您的應(yīng)用程序可能需要復(fù)雜的驅(qū)動(dòng)開(kāi)發(fā),因?yàn)樗鼈兺ǔ2⒉粠в衅夏M外圍設(shè)備。此外,高密度的封裝技術(shù),例如球門(mén)陣列封裝(ball-grid array,即BGA)可能導(dǎo)致需要極為復(fù)雜的制造流程。這就增添了更為困難的硬件調(diào)試工作。
數(shù)字信號(hào)處理器(DSP)-DSP是一種專(zhuān)用的微處理器,它具有額外的指令以優(yōu)化特定的數(shù)學(xué)函數(shù),例如乘法和累加操作。DSP對(duì)于計(jì)算繁重的應(yīng)用場(chǎng)合來(lái)說(shuō)是極為有用的,但是您通常需要專(zhuān)業(yè)的知識(shí)來(lái)利用它的軟件性能。
專(zhuān)用集成電路(ASIC)-一款A(yù)SIC芯片是專(zhuān)為某個(gè)特定的應(yīng)用而設(shè)計(jì)的,而不是為了通用的可編程性。ASIC廣泛被認(rèn)為是一種極好的技術(shù)用來(lái)解決諸如功率消耗和產(chǎn)品成本等技術(shù)性問(wèn)題。但是,極為昂貴的ASIC開(kāi)發(fā)和制造流程通常讓人望而卻步,除了那些具有極大產(chǎn)量的產(chǎn)品。
現(xiàn)成可編程門(mén)陣列(FPGA)-FPGA 在自定義的ASIC設(shè)計(jì)和現(xiàn)成的技術(shù)之間提供了極好的平衡。它們具有高度的專(zhuān)有化性能,但是它們可以重新配置,因而您不會(huì)付出與開(kāi)發(fā)ASIC相同的高昂制造成本。雖然您可以在廣泛的處理應(yīng)用場(chǎng)合中使用FPGA,但是會(huì)遇到并不常見(jiàn)的復(fù)雜的FPGA設(shè)計(jì),因?yàn)閷?duì)于大部分習(xí)慣于使用C語(yǔ)言進(jìn)行順序編程的嵌入式軟件開(kāi)發(fā)者來(lái)說(shuō),VHDL編程格式顯得十分陌生。
在許多情況下,單一的處理器技術(shù)并不足以解決應(yīng)用的需要。因此,近年來(lái)混合式架構(gòu)就變得極為流行。一種使用這種方式的架構(gòu)如圖1所示。實(shí)時(shí)處理器用來(lái)管理網(wǎng)絡(luò)通信和用戶界面,而FPGA則管理著與I/O組件和高速控制任務(wù)間的接口。這種混合式架構(gòu)在嵌入式系統(tǒng)設(shè)計(jì)中變得十分普遍。
圖1、混合式架構(gòu)在嵌入式系統(tǒng)設(shè)計(jì)中變得十分普遍
圖2、NI CompactRIO正是集成式嵌入式系統(tǒng)的一個(gè)實(shí)例
圖3、CompactRIO系統(tǒng)方框圖
做出決定-嵌入式系統(tǒng)設(shè)計(jì)中的“隱性”成本公式1、您可以使用簡(jiǎn)單的公式來(lái)計(jì)算任何自定義系統(tǒng)的收支平衡點(diǎn)
因此就不要開(kāi)發(fā)自定義的板卡了?當(dāng)然不是。反而,對(duì)于那些需要極高專(zhuān)用化波形系數(shù)且具有極高產(chǎn)量的系統(tǒng)、或者具有極為苛刻技術(shù)要求(例如極低的功率消耗)的系統(tǒng)來(lái)說(shuō),當(dāng)您評(píng)估對(duì)您產(chǎn)品成功至關(guān)重要的技術(shù)時(shí)它將節(jié)省您的辛苦付出。而在那些您使用現(xiàn)成技術(shù)的領(lǐng)域,可以讓供應(yīng)商負(fù)擔(dān)物流和“隱性”成本從而使得您可以專(zhuān)注于技術(shù)差異化以獲得更優(yōu)的產(chǎn)品。