挑戰(zhàn)由于星載計(jì)算機(jī)硬件的研制往往需要漫長的開發(fā)周期，使得承載在星載計(jì)算機(jī)上控制軟件的研制與調(diào)試的時(shí)間變得十分緊迫，控制軟件的技術(shù)驗(yàn)證與調(diào)試工作經(jīng)常處于滯后狀態(tài)，技術(shù)人員甚至面臨著簡化測試內(nèi)容和因?yàn)檐浖h(huán)節(jié)而影響整個型號研制周期的兩難抉擇?？刂栖浖倪\(yùn)行狀況至關(guān)重要，它直接關(guān)系到整個衛(wèi)星的運(yùn)行狀況。于是設(shè)計(jì)一套高可靠長壽命，靈活易用的星載計(jì)算機(jī)仿真測試平臺，盡早地對控制軟件進(jìn)行驗(yàn)證與測試變得迫切需要。
平臺介紹: TSC695F是目前普遍適合航天器應(yīng)用的CPU，由雙TSC695F處理器加外圍功能模塊實(shí)現(xiàn)，負(fù)責(zé)診斷整星狀態(tài)、安排整星運(yùn)行任務(wù)與調(diào)度，使衛(wèi)星能正常運(yùn)行。星載計(jì)算機(jī)仿真測試平臺正是基于TSC695F處理器而設(shè)計(jì)的，通過自定義的硬件也同樣能夠迅速適應(yīng)不同CPU。
平臺特點(diǎn)：
• 基于PXI總線享有共性能的同時(shí)具有良好的開放性
系統(tǒng)設(shè)計(jì)成標(biāo)準(zhǔn)3U-PXI板卡可直接插到PXI機(jī)箱中作為處理器板使用。技術(shù)上通過將TSC695F部分作為一個模塊子板獨(dú)立設(shè)計(jì)（圖2-2藍(lán)色虛線框內(nèi)部分），然后通過連接器接到PXI載板上。增加一個DSP芯片輔助處理，載板上設(shè)計(jì)有通用的FPGA芯片和橋接芯片及大容量DDR內(nèi)存。
• 在線調(diào)試工具
平臺預(yù)留調(diào)試端口，包括串口和JTAG，用于開發(fā)階段對TSC695F進(jìn)行DEBUG，軟件支持下載程序、調(diào)試、實(shí)時(shí)查看寄存器及內(nèi)存中的數(shù)據(jù)、設(shè)置運(yùn)行斷點(diǎn)等功能。
• 可自定義FPGA資源
星載計(jì)算機(jī)板上的FPGA將TSC695F的命令解析后，轉(zhuǎn)換成各種端口操作指令放在本板內(nèi)存中，產(chǎn)生一個中斷給PXI控制器，控制器收到中斷后，到星載計(jì)算機(jī)板的內(nèi)存中將此命令讀走，然后操作相應(yīng)的板卡，產(chǎn)生硬件信號交互，然后把收到的命令或數(shù)據(jù)寫到星載計(jì)算機(jī)板內(nèi)存中，并通知星載計(jì)算機(jī)板上的FPGA，F(xiàn)PGA再把命令或數(shù)據(jù)回送給TSC695F。
• 靈活適應(yīng)性
對CPU的升級，只要重新設(shè)計(jì)CPU模塊卡即可，不需整板設(shè)計(jì)改動；系統(tǒng)可以設(shè)計(jì)多個CPU模塊，而其余外設(shè)只要一套就行，實(shí)現(xiàn)服用。載板的FPGA、PCI橋以及上層的驅(qū)動程序都是通用的；設(shè)計(jì)的CPU卡模塊可以用于別的項(xiàng)目或測試中，縮短相似項(xiàng)目開發(fā)周期。
• 可擴(kuò)展性
良好的硬件開放性和靈活性，PXI系統(tǒng)提供豐富的各種I/O接口，如10/100 Mb/s以太網(wǎng)端口，RS232串口，GPIB 以及USB擴(kuò)展接口等，可非常方便的通過網(wǎng)絡(luò)實(shí)現(xiàn)遠(yuǎn)程數(shù)據(jù)共享，也可以很方便的連接到其它的工業(yè)外圍設(shè)備。 同時(shí)通過模塊的增加，可以很方便的擴(kuò)展對更多信號的采集和處理，大大減少硬件的重復(fù)投入，降低了成本。
